在线下单 | | EN

专业高精密PCB电路板研发生产厂家

微波·高频·高速电路板·IC载板·半导体测试板·多层板·软硬结合板

技术支持:0755-23200081报价邮箱:sales@ipcb.cn

IC封装基板

IC封装基板

浅谈DDR2 SDRAM×32布局、布线
2021-06-04
浏览次数:136
分享到:


DDR2、DDR3布线规则

DDR2信号分组

1 数据信号组DQ、DQS、DM,其中每个字节又是内部的一个信
道LANE组,如DQ0~DQ7,LDQS,LDQS#,LDM为一个信号组。
2 地址和命令信号组,包括BA[],ADDR[],RAS#,CAS#,WE#
3 控制信号组,包括CS#,CKE,ODT
4 时钟信号组,包括CK,CK#


如32位DDR2有4个Lane,如第一个Lane  DQ0~DQ7,则只是Lane内部可以调换。


1. 本规则内部所说的数据线包括:数据线DQ0-63,DQS/DQSB,DM,时钟线CLK/CLKB

2. 本规则内部所说的地址线包括:地址线A0-A15,BA0-2,CS/WE/RAS/CAS,CKE、ODT等除去数据线以外的其他信号。

3. CPU到DDR颗粒的信号分布,可以分成T型、L型和F型走线。

4. 数据线Lane和对应的芯片的地址线之间的间距差异,控制在200mil以内(只是DDR2,DDR3要控制在1mil以内)。注意:地址线长度指的是CPU到芯片的走线长度,不算走向其他芯片的连线长度。

5. Lane内部间距差异在1mil以内。同一个lane同时走过孔和同一层走线。

6. Lane内部的数据线之间可以在DDR芯片端调整数据的分布。注意,只是Lane内部可以调换,Lane之间不可以随意换线。

7. 时钟线长度要在数据线和对应芯片的地址线的中间位置。

8. 时钟差分对之间差别在1mil以内。

9. 地址线的走线要方向一致

10. Vref在芯片管脚处一定要加电源滤波1uF电容

11. VDDR/VTT/Vref一定要走电源层。



最近忙于一块以CycloneIII为核心主控芯片的六层板设计,开发环境是Capture+Allegro+CAM350,从原理图修改到PCB的布局、布线这整个过程中我遇到了相当多的问题,值得庆幸的是有一些问题的解决倒是可以说是一劳永逸,比较典型的就是DDR2的布局与布线。之前对DDR2的原理与板级布线非常的陌生,导致刚开始布线时走了很多弯路,折腾了好几天才解决。由于DDR2布线的严格要求,整个布线思路也是更新了若干次,不过现在看来,今后若再布DDR的线会效率更高的。其实两个星期之前DDR2的布线就完成了,只是一直没有找到时间写这篇文章,今天上午特意花点时间写了这些文字、截了几个图,和网友分享一下。

  布线结束后,我深刻的体会到,对于DDR2的布局、布线来说,最关键的就是要非常地熟悉DDR2中DQ、DM、DQS和FPGA芯片中DQ/DQS Pins的分布情况,为了更直白的说明这个问题,咱们来看图说话,

  ddr.png

  解析:考虑到DDR2走高速信号时的信号完整性质量,首先要满足最基本的布线要求(还有信号线的等长):

  (1)DQ[0:7]、DM0、DQS0这10根信号线要在同一层;

  (2)DQ[8:15]、DM1、DQS1这10根信号线要在同一层;

  (3)DQ[16:23]、DM2、DQS2这10根信号线要在同一层;

  (4)DQ[24:31]、DM3、DQS3这10根信号线要在同一层;

  其中(1)和(3)可以在同一层(如S1)实现顺利布线,而(0)和(2)可以在同一层(如S2)实现顺利布线。

  上面这个图中我特意用笔把所有Pins的分布情况给大致分割了一下,这样看起来会一目了然。布线时应该把上面一个部分(即A、B、C、D)里面的DQ、DM、DQS总共10根信号线作为一个单元,对应FPGA芯片里特定的一个PIN区域,下面E、F、G、H这个部分也是类似的。不过布线时还应该注意的地方就是:FPGA里的那个所谓的“特定部分”中只有DQS这个Pin是固定不可被替代的,其他的9个Pins中DQ[n:n+7]和DM线是可以任意换序的,因为DQ和DM信号线所对应的Pins在FPGA芯片中是同一个电气属性的。这个相当关键,不然的话,会给布线带来比较大的麻烦。关于那个“特定的部分”,我截个图如下所示,不同的颜色即为一个“独立的特定的区域”,

  ddr2.png

  我布线时主要用的是下方中间四个“独立的特定的区域”——用于两个DDR2的布线需要,实现32位并行数据流。

  画这个板子时我设置的是六层结构(四个信号层+两个参考层),布局、布线结束后的各信号层结果如下:

  TOP LAYER:

  tl.png

  LAYER S1:

  sig1.png

  LAYER S2:

  sig2.png

  BOTTOM LAYER:

  bl.png


  如今这整个板子的设计过程已经完全顺利结束了!从开始的布局、布线一直到现在光绘文件的成功生成,确实体会到经验的重要性,因为我之前从来没有过六层板的设计经验,很多问题都是第一次遇到,也是临时自己思考或者和同事讨论一起解决,整个过程算得上还是顺利的。



X

截屏,微信识别二维码

微信号:IPcb-cn

(点击微信号复制,添加好友)

  打开微信

微信号已复制,请打开微信添加咨询详情!