mSAP 工艺下渗：从手机类载板到 AI 高端板，PCB 精度门槛正被整体抬高

过去十年，mSAP（改良型半加成法）基本是手机主板类载板（SLP）的专属工艺。它顶开了减成法在 30μm 以下线宽的良率天花板，让引脚间距小于 0.3mm 的封装有了可制造的载体。但最近一年多，这条工艺线正在往更宽的板型扩散：高阶 HDI 与 AI 服务器的高多层背板，还有 800G 和 1.6T 光模块板，都在把 mSAP 从「类载板专用」变成「高端板通用」。

这轮扩散是需求端倒逼出来的。AI 平台的 SerDes 速率往 224Gbps 走，单板层数与布线密度同时上台阶，减成法在精度和良率上的余地被快速耗尽。本文把 mSAP 的工艺位置、下渗的动因与落点、会撞上的几道坎，以及它对 PCB 产业的影响，一次讲清楚。

先厘清 mSAP 的位置：它改良的是减成法

半加成法有两条路线，SAP 与 mSAP，业内常混用，实际上起点和能力边界并不相同。

SAP 的起点是一块没有铜的介质基板（如 ABF 类材料）。基板经粗化活化后化学沉铜形成 0.5 到 1.5μm 的种子层，再光刻，图形电镀加厚，最后闪蚀掉种子层。种子层极薄，闪蚀往往十几秒到几十秒就能完成，侧蚀小到可以忽略，线宽线距因此能做到 5 到 15μm（ABF 载板量产典型值 10 到 12μm），是 IC 载板与先进封装的主流工艺。

mSAP 改良的对象是传统减成法，不是 SAP。它保留常规 PCB 的铜箔压合思路，只把铜箔做到极薄：以 2 到 3μm 超薄压合铜箔作起始基底，或者把厚铜减薄到 3 到 5μm，在这层底铜上完成图形电镀，再闪蚀掉多余的底铜。相比常规覆铜板的 12 到 18μm，起始铜厚降到约六分之一，需要蚀刻的铜量与侧蚀同步下降，线宽线距能力落在 15 到 30μm（量产常见 20 到 30μm，先进产线可以下探到 10μm 左右）。

SAP 打的是极限精度，mSAP 打的是精度与量产成本之间的平衡，两者是并列关系，不存在谁取代谁。mSAP 的特别之处在于它对产线的改造要求属于中等，不需要 ABF 材料，也不必上一整套载板级设备，这恰恰是它能从手机类载板往外走的前提。

为什么是现在：三道需求同时把门槛往上推

mSAP 不是新工艺，它量产已经很多年。真正变化的是需求侧，而且三个方向几乎同时加码。

第一道是高速互连。AI 平台的 SerDes 速率从 112Gbps 往 224Gbps 迁移，对应的 PCB 线宽线距要向 15μm 以内演进。这个区间减成法已经站不住：蚀刻侧蚀带来的线宽偏差，会直接转化为阻抗偏差，进而在眼图上体现为抖动与裕量收缩。业界的判断是，30μm 以下就已经接近减成法的良率拐点。

第二道是板型本身的升级。AI 服务器上量最快的是 18 层以上的高多层背板、交换板与 GPU 主板，这些板子层数高，板面大，布线密度还高，对层间对位和细线路成形的要求叠在一起。同一块板上，材料也从常规 FR-4 换成 M8、M9 级别的超低损耗板材，甚至是 PTFE 与石英布体系。

第三道是先进封装的外溢。CoWoP 这类「去基板」路线，把原本由封装基板承担的精细节距布线，直接推给 PCB 来做，要求板级 RDL 达到类载板级的精度。800G 与 1.6T 光模块也在同一时间把细线路需求拉起来。这些应用的要求已经进了 mSAP 甚至 SAP 的能力区间，超出「比原来细一点」的范畴。

三道需求叠加的结果，是 mSAP 的适用面从「手机主板 + 部分 5G 模块」，扩展到高阶 HDI、高多层 AI 背板与光模块配套板。这个扩散过程，就是「下渗」。

下渗的三个落点

高阶 HDI。传统 HDI 靠激光成孔加常规线路就能覆盖，但到了任意层互连（Anylayer）这个档位，层数继续往上堆，布线密度继续压缩，减成法在细线段的良率开始拖后腿。mSAP 在这里承接的是最细的那几层，其余层仍按常规工艺做。这种「混合叠层」是当前较现实的落地方式，成本可控，精度也能上去。

AI 服务器高多层板。这类板子难在大面积下的均匀性，单层精度这一关相对好过。同一张板上同时存在高压供电区和大电流路径，厚铜与细线并存，对电镀均匀性和闪蚀均匀性的要求比小尺寸板严得多。mSAP 的底铜只有 2 到 3μm，闪蚀这道工序的窗口本来就窄，板面一大，电流分布与药液流场的影响会被放大。

光模块与先进封装配套板。800G、1.6T 光模块的板子尺寸不大，但线路密度极高，且对信号完整性敏感。这个场景下 mSAP 的细线能力和高频材料适配性正好对口。而面向先进封装的类载板类应用，要求更高，是需要往 SAP 方向靠的。

这三个落点有个共同特征：按层的精度需求做梯度配置，不做整块板的一刀切。这实际上降低了下渗的门槛，因为客户不必为整块板支付 mSAP 的成本。

下渗后会撞上的四道坎

mSAP 在小板上跑通，和在大板上、在高多层结构里跑通，是两回事。下渗过程中真正难的是这四件事。

其一，超薄铜箔的均匀性。2 到 3μm 的压合铜箔，厚度公差本身就占很大比例。板面一大，铜厚分布不均会直接传导成线宽偏差。这一环的难点在材料端和压合工艺，调蚀刻参数补救不了。

其二，闪蚀的均匀性。mSAP 的精度来自「先电镀加厚、再闪蚀薄底铜」，闪蚀量极小而窗口窄。大板面下，喷淋压力、药液浓度和板面电流分布的均匀性，都会反映到最终的线宽一致性上。PCB 半加成法工艺解析里提到，先进产线会把这步拆成两步走，第二步用低浓度蚀刻液做精细修正，把边缘粗糙度控制在 1μm 以下，线宽偏差收敛到 ±1μm。这套控制逻辑在大板上要重新标定。

其三，图形转移与对位。20μm 以下的细线路，菲林曝光已经不够用，需要激光直接成像（LDI）甚至深紫外光刻。但在大板上，材料在压合与烘烤过程中的涨缩量是毫米级的绝对值，对位系统必须做逐区域的涨缩补偿，否则边缘区域的线路会系统性偏移。

其四，翘曲与热机械匹配。板越层多、面大，压合应力越大。加上 AI 板往往要和大尺寸封装件贴装，硅、基板与 PCB 三者的热膨胀系数要协同。CoWoP 这类直接把裸芯片贴到板上的路线，翘曲控制直接关系到互连可靠性，不只是良率问题。

对 PCB 产业链意味着什么

减成法在 AI 高端供应链里的空间会被压缩。这个变化不等于减成法要淘汰。减成法成本低、工艺成熟，普通多层板、消费电子与常规 HDI 仍然是它的主场。发生变化的是 AI 高端这一段，随着精度要求整体上移，留给减成法的档位在减少。这是业界的普遍判断，还没有变成既成事实。

工艺门槛正在变成产能门槛。mSAP 的设备清单不算长，但整条线的稳定性需要长期积累。超薄铜箔的压合、闪蚀窗口的控制，还有 LDI 对位与大板涨缩补偿，每一环都要有量产数据支撑。买得到设备，不等于跑得出稳定良率。这一点决定了新进入者的爬坡周期会比较长。

行业集中度大概率会提升。能同时把细线精度、大板均匀性和高多层可靠性做稳的产能有限。需求集中在少数高端板型上，具备这类产能的厂商议价能力会明显强于只做常规板的厂商。

材料侧的配套要求同步抬高。超薄铜箔与低损耗基材，还有低 CTE 的尺寸稳定体系，都要跟上 mSAP 的加工窗口。材料与工艺的匹配度，会在很大程度上决定最终良率。

iPCB 在 mSAP 相关工艺上的积累与思考

作为长期做高阶多层与高速 PCB 的制造方，我们对 mSAP 下渗的关注落在几个具体的工艺环节上。

细线段的成形能力。我们在 mSAP 方向持续投入，重点打磨闪蚀窗口控制与线宽一致性，理解从 20 到 30μm 区间继续往下走，对药水、设备与对位系统的系统性要求。

梯度叠层的工程化。既然客户是按层提精度需求，我们的做法是把最细的层用 mSAP、其余层按最优成本工艺配置，在满足性能的前提下控制整体成本，而不是一刀切。

大板的均匀性控制。电镀与闪蚀在大板面下的均匀性，是我们量产体系里反复标定的项目，这一环直接决定细线段的良率。

材料适配与翘曲。针对超低损耗与低 CTE 材料体系，我们建立了从选型、压合参数到可靠性验证的闭环，配合对称叠层设计控制大尺寸板的翘曲。

我们更愿意在客户选型的早期就参与进来，把工艺能力边界讲清楚，而不是等在图纸定稿后再判断做不做得了。

FAQ：关于 mSAP 工艺，工程师常问的 4 个问题

Q1：mSAP 和 SAP 该怎么选？

看目标线宽。20 到 30μm 区间，mSAP 是当前成本和稳定性平衡最好的选择；要到 15μm 以下，就进入 SAP 的区间，成本和交期都会明显上升。两者是并列关系，不存在用哪个取代哪个。

Q2：mSAP 是不是必须上专用产线？

不需要全套载板级设备，但对常规 PCB 产线要做改造，重点是超薄铜箔压合、闪蚀控制和 LDI 对位这几环。门槛在稳定性，不在设备的有无。

Q3：为什么 AI 服务器板要用 mSAP？

不是整块板都用，是用在最细的那几层。AI 平台的高速接口对线宽一致性敏感，减成法在细线段上的良率和阻抗一致性不够稳，所以在这些层上换成 mSAP。

Q4：mSAP 的良率主要卡在哪一步？

多数情况下卡在闪蚀和超薄铜箔这两环。底铜只有 2 到 3μm，闪蚀窗口窄，加上板面大以后电流与药液分布不均，线宽一致性容易失控。这也是我们认为下渗过程中最需要提前验证的环节。

结语

mSAP 下渗的本质，是 AI 把整个高端 PCB 的精度门槛往上抬了一档。它没有创造新工艺，只是把一条原本服务于手机类载板的工艺线，扩展到了服务器、光模块与先进封装配套的板子上。

PCB 厂要回答的是「在哪些层用、能不能做稳」，这是一道能力题。真正拉开差距的，是大板均匀性、涨缩补偿和材料适配这些需要量产数据喂养的环节。谁能把这几件事做扎实，谁就能接住这一轮精度上移带来的需求。