PCB 上的电感器布局全攻略：从选型到 EMI 优化的完整指南

在 PCB 设计中，PCB 上的电感器是个绕不开的角色，尤其在开关电源电路里，几乎每一块板子上都能见到它的身影。不过，有意思的是，很多工程师会在滤波电容上花不少心思，或者在屏蔽措施上下很大功夫，却容易忽视功率电感 PCB 摆放这个关键环节。这个疏忽带来的后果往往很直接：PCB 电感布局规则执行不到位，轻则效率打折扣、输出纹波变大，重则 EMI 超标、信号质量恶化，甚至整块板子过不了认证。

这篇文章不是纯理论堆砌，我会结合 ADI、ROHM 这些原厂的应用指南，再穿插一些实际项目中踩过的坑和总结出来的判断方法，争取把 PCB 电感布局这件事从头到尾捋清楚。

一、为什么 PCB 上的电感器布局如此重要？

先搞清楚一个基本问题 —— 开关稳压器里的电感到底在干嘛。PCB 上的电感器本质上是在不停地存储和释放能量，它以磁场的形式完成这个循环。问题是，这个磁场并不老实待着，它有点像一根微型天线，不断向外辐射。

具体到电路里，PCB 上的电感器直接连着开关节点（通常标 SW 或 PHASE）。这个点的电压变化有多猛呢 —— 几百 kHz 到几 MHz 的开关频率，上升沿和下降沿都是以纳秒来算的。这就是噪声的来源。

我见过不少这样的情况：板子功能完全正常，输出电压也稳，但一到 EMC 测试就挂。更麻烦的是，这种干扰往往是间歇性的，时有时无。传感器数据偶尔跳一下，通信偶尔误码，排查起来非常折磨人。根本原因，通常就是功率电感 PCB 摆放出了问题。

电感器的磁场干扰主要通过两条路径进来：

1. 空间磁场耦合：非屏蔽或半屏蔽电感向外辐射交变磁场，周围的导线只要切割到这些磁力线，就会感应出干扰电压

2. 走线寄生耦合：电感功率走线上的高频电流会产生附加磁场，通过互感把噪声耦合到邻近的信号回路里

二、选型与布局：一块硬币的两面

聊布局之前，必须先说选型。不同类型的电感器，布局策略差别很大，这个前提不搞清楚，后面很多规则就失去了根基。

屏蔽电感 vs 非屏蔽电感

这是第一个需要做判断的地方。

• 非屏蔽电感（常见的有绕线式、开放式磁路结构）：磁场泄漏量大。这类电感如果离模拟电路、晶振、反馈信号线、高速差分走线太近，干扰基本不可避免。安全间距通常要求 ≥5~10mm

• 屏蔽式一体成型电感：漏磁明显小很多，间距可以收窄到 3~5mm

实际中常遇到的情况是：为了把板子做小，工程师拿着非屏蔽电感却按屏蔽电感的间距来摆，觉得 "应该没事吧"。这种情况在紧凑型消费电子产品里很常见 —— 结果是 EMI 摸底测试一跑就挂，回头改板，时间和成本都搭进去了。

电感值选多大？

电感值不是越大越好。按我自己的经验，照着规格书推荐值的 120%~130% 左右来选比较稳妥。选太大，瞬态响应会变差；选太小，纹波电流偏大，效率也会受影响。

在 DCDC 电路里，PCB 上的电感器放得离芯片越近越好 —— 这个原则基本适用于所有情况。

三、六条核心规则，每条都是踩过坑才记住的

规则 1：电感靠 IC 越近越好

为了把开关节点带来的辐射压到最低，PCB 上的电感器应该尽量挨着 IC 放。重要程度仅次于输入电容器的 placement。

这里有个细节：所谓 "近"，不是紧贴着焊盘摆。得留出 0.5~1mm 左右的间隙，方便焊接、返修，也给散热留点余地。电感最好和芯片放在同一面，把大电流路径缩到最短。对 Buck 电路来说，电感应紧靠 SW 管脚放置。

规则 2：热回路面积必须缩小

开关稳压器在工作时，电流在两条路径之间来回切换，切换速度非常快。这些高频开关电流流经的回路，通常叫 "热回路" 或交流路径。

布局时关键的一条是：让热回路的面积尽量小、路径尽量短。这样走线上的寄生电感才能降下来，否则寄生产生的电压尖峰和 EMI 问题会非常突出。

规则 3：SW 节点铜皮的面积 —— 不大不小刚刚好

SW 节点的铜皮面积要把握好分寸：

• 太小了：载流能力不够，散热也成问题

• 太大了：铜皮变成了天线，EMI 反而升高

规则 4：电感下方 —— 绝对的禁区

这是 PCB 电感布局里最容易被忽视、但后果最严重的规则。

电感正下方（无论是表层、内层还是背面）绝对不能走敏感信号线，尤其是反馈线。

原因很简单：电感在通电流时会产生磁场，这个磁场会直接干扰附近的微弱信号。开关稳压器里最脆弱的就是反馈路径（连接输出电压到 IC 或分压电阻的那条线）。

另外，线圈本身有电容效应和电感效应。它的一端直接连着开关节点，电压变化幅度和速度跟开关节点一模一样。在高压输入的情况下，对 PCB 上其他走线的耦合效应相当可观。

电感中间的区域也尽量不要走线。如果实在走不开，比如板子实在太密、必须从电感下面穿线，那就只能用闭磁路电感，而且做完之后一定要用近场探头实际测一下，确认没问题才算数。

规则 5：电感引脚的布线间距要注意

电感两个引脚之间的布线间距如果太近，开关节点的高频信号会通过杂散电容耦合到输出端。这个寄生路径很容易被忽略，但在高频开关电路中影响很明显。画 PCB 时注意把引脚之间的间距拉开一些，不要让它们靠得太近。

规则 6：反馈路径必须隔离

反馈路径是整个开关稳压器里最敏感的信号线。实际画板时记住三点：

• 绝对不要从电感下面走反馈线

• 反馈线宁可细、不要粗—— 线越粗，天线效应越强

• 反馈线远离电感，条件允许的话走内层、增加与电感之间的距离

四、多颗电感凑在一起怎么办？

板子上如果有多个 DCDC 转换器或多相电源，多颗 PCB 电感器之间的相互干扰就得认真考虑了。

方向：别平行，要垂直

多颗电感共存的时候，摆放方向很重要 ——不要让它们的线圈轴向平行，否则磁场会叠加增强。正确的做法是垂直交错摆放，让磁场方向正交，自然就弱化了耦合。

举个例子：我之前做过一块板子，Buck 和 Boost 电路挨得比较近，两颗功率电感平行放置，距离大概 5mm 左右。上电之后发现两个输出电压都有周期性抖动，纹波也变大了。把其中一颗转了 90° 之后，问题直接消失了。这就是典型的磁场耦合，方向一变就解决了。

间距：看电感类型

• 非屏蔽电感：与敏感电路保持 ≥5~10mm

• 屏蔽电感：间距可以缩到 3~5mm

分区布局

PCB 上的电感器统一放在功率区域，与模拟信号区、控制电路、射频部分物理隔离，不要跨区布置。

五、地平面：挖还是不挖？这是个问题

电感下方的地平面到底要不要挖空？这可能是 PCB 电感布局里争议最大的问题了，也是工程师最常问的。

观点一：挖空派

这一派的逻辑是：在电感投影区域的所有层（包括地平面）挖出一个 "无铜区"，通常比电感轮廓再往外扩 1~2mm。他们认为这样可以防止地平面因为线圈磁场而产生涡流。

观点二：完整派

包括 ADI 在内的不少原厂应用工程师持相反意见：

1. 连续完整的接地平面屏蔽效果最好

2. PCB 里铜越多，散热越好

3. 即便产生涡流，也只会在局部小范围流动，带来的损耗很小，对地平面的功能影响微乎其微

实际中怎么选？

大多数情况下，保持地平面完整是更好的选择。原因有三：

• 完整的地平面屏蔽效果更好

• 散热路径更通畅

• 避免了挖空带来的回流路径中断问题

什么时候可以考虑挖空？

• 用的是漏磁特别大的非屏蔽电感

• 电感正下方紧挨着极其敏感的模拟电路（但其实这种情况下，移动敏感电路比挖空地平面更靠谱）

• 已经做过实际测试，确认挖空方案有效

需要强调一点：地平面的完整连续是第一原则 ——不要随意在地平面上开槽、分割、切断。完整的地平面本身就能形成涡流屏蔽层，吸收大部分泄漏磁场。有些工程师为了让信号线穿过去，随手在地平面上切了几刀，结果磁力线外泄路径增加，EMC 性能反而更差了。

六、散热问题：电感也是发热大户

PCB 上的电感器是板上常见的发热源之一。电流流过线圈的直流电阻（DCR）和其他损耗，都会转化成热量。

温度带来的风险

电感温度升高，除了器件本身可能劣化，还有一个更隐蔽的问题：铁氧体磁芯一旦超过居里温度，电感值会急剧下降。这意味着电路刚开始工作的时候一切正常，等温度上来了，电感值掉下去了，输出就开始异常了。在密闭机箱或者散热不好的产品里，这种情况并不少见。

布线宽度的参考值

关于布线宽度，我一般按这个标准操作：

• 1 盎司（35μm）铜厚：每 1A 电流走线宽度 ≥1mm

• 2 盎司（70μm）铜厚：每 1A 电流走线宽度 ≥0.7mm

散热和 EMI：一对矛盾

铜皮面积大了，散热好、电阻小，但同时也更容易成为天线，抬高 EMI。这个平衡点需要根据具体的板子情况来找 —— 没有标准答案，只有针对具体工况的折中。

七、布局做完了，怎么确认没问题？

规则都遵守了，线也走完了，怎么知道布局到底行不行？

第一步：先抄参考设计

最稳妥的起点永远是芯片厂商提供的参考布局。绝大多数电源 IC 的数据手册里都有推荐布局图，直接照着做是最不容易出错的办法。

第二步：检查回流路径

不要只盯着顶层走线看。问自己一个问题：高频电流从哪流回来？回流路径可能跟你预想的不一样。

第三步：近场探头扫一遍

在满载和瞬态条件下，用近场探头把电感及其周边扫一遍。如果发现某个区域的磁场强度异常高，说明布局还有优化空间。

第四步：热成像看温度

上电跑一段时间，用热成像看看电感的实际工作温度。温度异常偏高，往往是布局或选型有问题的一个信号。

第五步：纹波和 EMC 测试

这是最终标准 —— 输出纹波在不在规格范围内？EMC 测试能不能过？

八、常见错误速查表

下面这张表里列的，都是实际项目中反复出现过的典型PCB 电感布局错误：

这些错误的共同点是什么？电路功能正常、不宕机，但 EMC 测试不过—— 这种问题最难定位，也最耗时间。

九、总结

PCB 上的电感器布局，说到底不是什么高深莫测的事。电感的电流变化是连续的、相对缓慢的，只要理解了它的工作原理，再遵循一套清晰的规则，就能把事情做对。

核心原则汇总：

1. 靠近 IC：电感尽量贴着电源 IC 放

2. 远离敏感信号：电感下方和周边区域，禁止走反馈线和敏感信号

3. 铜皮大小适中：SW 节点铜皮面积不大不小，兼顾载流、散热和 EMI

4. 地平面保持完整：没有充分理由和实测验证，别挖空

5. 多电感垂直排列：多颗电感交错摆放，轴向不要平行

6. 散热要留余量：布线宽度、铜厚留足余量，注意温升对电感值的影响

7. 实测验证：近场扫描、热成像、纹波和 EMC 测试，一步都别省

PCB 电感布局规则的质量，直接决定了电源电路的EMI表现和整个系统的可靠性。与其等产品到了 EMC 实验室才发现问题，不如在布局阶段就把规则落实到位。