电话: 4006-999-379 | 邮箱: sales@ipcb.cn | 收藏我们 | 国际站iPcb.com

高端PCB电路板研发生产

高频板 · HDI板 · 软硬结合板 · 埋盲孔板

高频PCB板材参数提取
2019-07-25
浏览次数:87
分享到:

数码部件正朝着高速、低耗、小大小、高抗干扰性的方向进展,这一进展发展方向对印刷电路板的预设提出了众多新要求。笔者依据积年在硬件预设办公中的经验,总结概括一点高频布线的技法,供大家参照。  

(1)高频电路往往集成度较高,布线疏密程度大,认为合适而使用多层板既然布线所务必的,也是减低干扰的管用手眼。   

(2)高速电路部件管脚间的引线弯折越少越好。高频电路布线的引线最好认为合适而使用全直线,需求然而,可用45折线或圆弧然而,满意这一要求可以减损高频信号对外的发射和互相间的耦合。   

(3)高频电路部件管脚间的引线越短越好。   

(4)高频电路部件管脚间的引线层间交替越少越好。所说的“引线的层间交替越少越好”是指元件连署过程中所用的过孔(Via)越少越好,据测,一个过孔可带来约0.5 pF的散布电容,减损过孔数能显著增长速度。 (5)高频电路布线要注意信号线近距离平行驶线所引入的“交错干扰”,若没有办法防止平行散布,可在平行信号线的反面安置大平面或物体表面的大小“地”来大幅度减损干扰。同一层内的平行驶线几乎没有办法防止,不过在相邻的两个层,走线的方向必须取为互相铅直。   

(6)对尤其关紧的信号线或部分单元实行地线包围的处理办法,即画出所选对象的外大概轮廓线。利用此功能,可以半自动地对所选定的关紧信号线施行所说的的“包地”处置,当然,把此功能用于报时的钟等单元部分施行包地处置对高速系统也将十分有好处。   

(7)各类信号走线不可以形成环路,地线也不可以形成电流环路。   

(8)每个集成电路块的近旁应设置一个高频去耦电容。   

(9)摹拟地线、数码地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是核心孔穿有导线的高频铁氧气体磁珠,在电路原理图上对它普通不予表现,由此形成的网络表(netlist)就不里面含有这类元件,布线时便会因为这个而疏忽它的存在。针对此事实,可在原理图中把它看做电感,在PCB元件库中单独为它定义一个元件封装,布线前把它手工移动到接近公共地线汇流点的合宜位置上。   

(10)摹拟电路与数码电路应分开安置,独立布线后应单点连署电源和地,防止互相干扰。   

(11)DSP、片外手续储存器和数值储存器接入电源前, 应加滤波电容并使其尽力接近芯片电源引脚,以滤除电源噪声。额外,在DSP与片外手续储存器和数值储存器等关键局部四周围提议屏蔽,可减损外界干扰。(12)片外手续储存器和数值储存器应尽力接近DSP芯片安放, 同时要合理布局, 使数值线和地址线参差基本维持完全一样,特别当系统中有多片储存器时要思索问题报时的钟线到各储存器的报时的钟输入距离对等或可以加单独的可编程报时的钟驱动芯片。对于DSP系统而言,应挑选存取速度与DSP相似的外部储存器,不然DSP的高速处置有经验将不可以充分施展。DSP指令周期为纳秒级,故而DSP硬件系统中最易显露出来的问题是高频干扰,因为这个在制造DSP硬件系统的印制线路板(PCB)时,应加意对地址线和数值线等关紧信号线的布线要做到准确合理。布线时尽力使高频线短而粗,且远离易受干扰的信号线,如摹拟信号线等。当DSP四周围电路较复杂时,提议将DSP及其报时的钟电路、复位电路、片外手续储存器、数值储存器制造成最小系统,以减损干扰。   

(13)当本着以上原则,技术纯熟预设工具的运用技法往后,经经手办理工布线完成后,高频电路为了增长系统的靠性和可出产性,普通都需求利用高级的PCB仿真软件施行仿真。   

限于篇幅本文错误具体的仿真做周密绍介,但给大家的提议是假如有条件必须要对系统做仿真,这处给对几个基本的概念。给大家做一个基本的解释明白。   

啥子是电磁干扰(EMI)和电磁兼容性(EMC)?   

电磁干扰(Electromagnetic InteRFerence)有传导干扰和辐射干扰两种。传导干扰是指经过导电媒介把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源经过空间把其信号耦合(干扰)到另一个电网络。在高速PCB及系统预设中,高频信号线、集成电路的引脚、各类接插件等都有可能变成具备接收天线特别的性质的辐射干扰源,能发射电磁波并影响其它系统或本系统内其它子系统的正常办公。   

啥子是信号完整性(signal integrity)?   

信号完整性是指信号在信号线上的品质。信号具备令人满意的信号完整性是指当在需求的时刻,具备所不可少达到的电压电平数字。差的信号完整性不是由某一纯一因素造成的,而是板级预设中多种因素并肩引动的。主要的信号完整性问题涵盖反射、振动、地弹、串扰等。   

啥子是反射(reflection)?   

反射就是在传道输送线上的回波。信号功率(电压和电流)的一小批传道输送到线上并达到负载处,不过有一小批被反射了。假如源端与负载端具备相同的阻抗,反射就不会发生了。源端与负载端阻抗不般配会引动线上反射,负载将一小批电压反射回源端。假如负载阻抗小于源阻抗,反射电压为负,与之相反,假如负载阻抗大于源阻抗,反射电压为正。布线的几何式样、错误的线端接、通过连署器的传道输送及电源最简单的面的不蝉联等因素的变动均会造成此类反射。   

啥子是串扰(crosstalk)?   

串扰是两条信号线之间的耦合,信号线之间的互感和互容引动线上的噪声。容性耦合导发耦合电流,而感性耦合导发耦合电压。PCB板层的参变量、信号线间距、驱动端和收缴端的电气特别的性质及线端接形式对串扰都有一定的影响。   

啥子是过冲(overshoot)和下冲(undershoot)?   

过冲就是第1个峰值或谷值超过设定电压——对于升涨沿是指无上电压而对于减退沿是指最低电压。下冲是指下一个谷值或峰值。不为己甚的过冲能够引动尽力照顾二极管办公,造成过早地失去效力。不为己甚的下冲能够引动假的报时的钟或数值不正确(误操作)。   

啥子是振动(ringing)和 围绕振动(rounding)?   

振动的现象是反反复复显露出来过冲和下冲。信号的振动和围绕振动由线上过度的电感和电容引动,振动归属欠阻尼状况而围绕振动归属过阻尼状况。信号完整性问题一般发生在周期信号中,如报时的钟等,振动和围绕振动同反射同样也是由多种因素引动的,振动可以经过合适的端接予以减小,不过没可能绝对消弭。   

啥子是地电最简单的面反弹噪声和回流噪声?   

在电路中有大的电流涌动特殊情况引动地最简单的面反弹噪声(略称为地弹),如数量多芯片的输出同时开启时,将有一个较大的瞬态电流在芯片与板的电源最简单的面流过,芯片封装与电源最简单的面的电感和电阻会导发电源噪声,这么会在真正的地最简单的面(0V)上萌生电压的撩动和变动,这个噪声会影响其它元部件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关部件数量的增加均会造成地弹的增大。   

因为地电最简单的面(涵盖电源和地)瓜分,例如地层被瓜分为数码地、摹拟地、屏蔽地等,当数码信号走到摹拟地线地区范围时,便会萌生地黄最简单的面回流噪声。一样电源层也有可能会被瓜分为2.5V,3.3V,5V等。所以在多电压PCB预设中,地电最简单的面的反弹噪声和回流噪声需求尤其关切。   

在时域(time domain)和频域(frequency domain)之间有啥子不一样?   

时域(time domain)是以时间为基准的电压或电流的变动的过程,可以用示波器仔细查看到。它一般用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、下冲(undershoot)以及树立时间(settling times)。   

频域(frequency domain)是以频率为基准的电压或电流的变动的过程,可以用频谱剖析仪仔细查看到。它一般用于波形与FCC和其它EMI扼制限止之间的比较。   

啥子是阻抗(impedance)?   

阻抗是传道输送线上输入电压对输入电流的比率(Z0=V/I)。当一个源发送一个信号到线上,它将阻拦它驱动,一直到2*TD时,源并没有看见它的变更,在这处TD是线的延时(delay)。   

啥子是树立时间(settling time)?   

树立时间就是对于一个振动的信号牢稳到指定的最后值所需求的时间。   

啥子是管脚到管脚(pin-to-pin)的延时(delay)?   

管脚到管脚延时是指在驱动器端状况的变更到收缴器端状况的变更之间的时间。这些个变更一般发生在给定电压的50百分之百,最小延时发生在当输出第1个穿过给定的阈值(threshold),最大延时发生在当输出最终一个越电流通过压阈值(threshold),勘测全部这些个事情状况。   

啥子是偏移(skew)?   

信号的偏移是对于同一个网络到了不一样的收缴器端之间的时间偏差。偏移还被用于在思维规律门上报时的钟和数值达到的时间偏差。   

啥子是斜率(slew rate)?   

Slew rate就是边沿斜率(一个信号的电压相关的时间变更的比值)。I/O的技术规范 (如PCI)状况在两个电压之间,这就是斜率(slew rate),它是可以勘测的。   

啥子是静态线(quiescent line)?   

在现时的报时的钟周期内它不显露出来切换。额外也被称为"stuck-at"线或static线。串扰(Crosstalk)能够引动一个静态线在报时的钟周期内显露出来切换。   

啥子是瞒报时的钟(false clocking)?   

瞒报时的钟是指报时的钟穿过阈值(threshold)无认识地变更了状况(有时候在VIL 或VIH之间)。一般因为不为己甚的下冲(undershoot)或串扰(crosstalk)引动。   

啥子是IBIS板型?   

IBIS(Input/Output Buffer Information Specification)板型是一种基于V/I曲线的对I/O BUFFER迅速正确建模的办法,是反映芯片驱动和收缴电气特别的性质的一种国际标准,它供给一种标准的文件款式来记录如驱动源输出阻抗、升涨/减退时间及输入负载等参变量,十分适应做振动和串扰等高频效应的计算与仿真。   

IBIS本身只是一种文件款式,它解释明白在一标准的IBIS文件中怎么样记录一个芯片的驱动器和收缴器的不一样参变量,但并不解释明白这些个被记录的参变量怎么样运用,这些个参变量需求由运用IBIS板型的仿真工具来读取。欲运用IBIS施行实际的仿真,需求先完成以下四件办公。   

(1)取得相关芯片驱动器和收缴器的原始信息源;   

(2)取得一种将原始数值改换为IBIS款式的办法;   

(3)供给用于仿实在可被计算机辨别的布局布线信息;   

(4)供给一种能够读取IBIS和布局布线款式并能够进 行剖析计算的软件工具。   

IBIS是一种简单直观的文件款式,很适应用于大致相似于Spice(但不是Spice,由于IBIS文件款式不可以直接被Spice工具读取)的电路仿真工具。它供给驱动器和收缴器的行径描写,但不泄露电路内里建构的知识产权细节。换言之,销行商可以用IBIS板型来解释明白他们最新的门级预设办公,而不会给其竞争对手透漏过多的产品信息。况且,由于IBIS是一个简单的板型,看做简单的带负载仿真时,比相应的全Spice有三个电极的管子级板型仿真要节约10~15倍的计算量。   

IBIS供给两条完整的V-I曲线作别代表驱动器为高电平静低电平状况,以及在确认的改换速度下状况改换的曲线。V-I曲线的效用在于为IBIS供给尽力照顾二极管、TTL图腾柱驱动源和射极尾随输出等非线性效应的建模有经验。   

啥子是SPICE板型?   

SPICE是Simulation Program with Integrated Circuit Emphasis的减写。   

硬件调整技法

  硬件调整时应当注意的一点问题。如在硬件调整前,应先对电路板施行精细周密的查缉,仔细查看有无短路或断路事情状况(因为DSP的PCB板布线普通较密、较细,这种事情状况发生的几率仍然比较高的)。加电后,应用手抚摸时的感觉觉是否有点芯片尤其热。假如发觉有点芯片烫得利害,需迅即掉电从新查缉电路。摈除故障后,继续就应查缉结晶体是否振动,复位是否准确靠得住。而后用示波器查缉DSP的CLK-OUT1和CLK-OUT2引脚的信号是否正常,若正常则表明DSP本身办公基本正常。   

(1)保障电源的牢稳靠得住   

在DSP硬件系统调整前,应保证给实验板供电的电源有令人满意的恒压恒流特别的性质。特别要注意的是,DSP的入口电压应维持在5.0V±0.05V。 电压过低,则经过JTAG接口向Flash写入手续时,会显露出来不正确提醒;电压过高,则会毁坏DSP芯片。   

(2)利用仿真软件摈除硬件故障   

在完成对电路板的查缉后,就可经过仿真软件来调整手续。因为仿真时,手续代码下载到目的系统中的片外手续储存器,故而经过仿真软件可以比较容易地查缉出一点硬件故障。在上电后,若仿真软件调整窗户始末没有办法调入手续,则有两种有可能:① DSP芯片引脚存在断路或短路现象;②DSP 芯片毁坏。倘如果是首次利用仿真软件调整手续,此时对付实验板断电,仔细查缉DSP芯片各引脚的烧焊事情状况。假如软件调整窗户曾准确调入手续,则有可能是DSP芯片毁坏。此时,可经过检验测定实验板的整板阻抗进一步判断DSP芯片是否受损。若整板阻抗急速减退,可将给DSP芯片供电的电源线割断,检验测定DSP芯片的电阻。   

假如软件调整窗户可调入手续,但调入的手续部分出错,如对片外手续储存器或数值储存器操作的代码成为.word xxxx,此时有可能是片外手续储存器或数值储存器显露出来故障。应仔细查缉储存器是否存在短路或虚焊,若不存在则应进一步判断储存器是否受损。